DIALOG(R)File 345:Inpadoc;Fam.& Legal Stat

(c) 2002 EPO. All rts. reserv.

12630926

Basic Patent (No, Kind. Date): JP 7235680 A2 950905 < No. of Patents: 001>

MANUFACTURE OF THIN-FILM TRANSISTOR (English)

Patent Assignee: TOKYO SHIBAURA ELECTRIC CO

Author (Inventor): GOTO YASUMASA: SETO TOSHISUKE; KAWAHISA YASUTO

IPC: *H01L-029/786: H01L-021/336; H01L-021/265

CA Abstract No: 124(02)019778K Derwent WPI Acc No: C 95-341995 Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 7235680 A2 950905 JP 9425800 A 940224 (BASIC)

Priority Data (No,Kind,Date): JP 9425800 A 940224

DIALOG(R)File 347:JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

04943080 **Image available**

MANUFACTURE OF THIN-FILM TRANSISTOR

PUB. NO.:

07-235680 [JP 7235680 A]

PUBLISHED:

September 05, 1995 (19950905)

INVENTOR(s): GOTO YASUMASA

SETO TOSHISUKE

KAWAHISA YASUTO

APPLICANT(s): TOSHIBA CORP [000307] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

06-025800 [JP 9425800]

FILED:

February 24, 1994 (19940224)

INTL CLASS:

[6] H01L-029/786; H01L-021/336; H01L-021/265

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R004 (PLASMA); R011 (LIQUID CRYSTALS); R096 (ELECTRONIC

MATERIALS -- Glass Conductors); R100 (ELECTRONIC MATERIALS --

Ion Implantation): R116 (ELECTRONIC MATERIALS -- Light

Emitting Diodes, LED)

ABSTRACT

PURPOSE: To make it possible to simplify the manufacturing steps of an offset region in a submicron or micron order by performing the etching step of a gate electrode, the impurity implantation step and the re-etching step under the same mask.

CONSTITUTION: After resist, photosensitive polyimide 106 and the like are patterned by photolithograhy, a gate electrode 107a is etched by a CDE method or the like so that the angle of .theta.(sub 1)=25 deg.C is formed. Thereafter, ions are implanted, and phosphorus is implanted by an ion doping method, without peeling the resist, the polyimide and the like. Furthermore, under the intact used state, wherein the etching is performed by the CDE method, this part is used as the mask in anisotropy etching by an RIE method without peeling the resist, the polyimide and the like. When the gate electrode is etched again at the taper angle of .theta.(sub 2)=87 degrees by the RIE method, an offset region of 110 of about 600nm and an LDD region 109 of about 460nm can be formed.

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-235680

(43)公開日 平成7年(1995)9月5日

(51) IntCL*

識別記号

庁内整理番号

FΙ

技術表示箇所

H01L 29/786

21/336 21/265

9056-4M

H01L 29/78

311 P

21/ 265

審査請求 未請求 請求項の数 1 OL (全 5 頁)

最終頁に続く

(21)出廣番号

特膜平6-25800

(71)出版人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(22)出廣日

平成6年(1994)2月24日

(72)発明者 後藤 康正

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝研究開発センター内

(72)発明者 瀬戸 俊祐

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝研究開発センター内

(72)発明者 川久 慶人

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝研究開発センター内


(74)代理人 弁理士 則近 憲佑

(54) 【発明の名称】 薄膜トランジスタの製造方法

(57) 【要約】

【目的】 製造工程を煩雑化することなしに、低リーク 電流のTFTを提供する。

【構成】 多結晶シリコンをチャネルに有するトップゲ ート型薄膜トランジスタにおいて、ソース・ドレイン領 域にイントリンシック領域、低不純物濃度領域、高不純 物濃度領域を有する薄膜トランジスタをゲート電極を同 ーのマスクを用いて、2回のエッチング工程と、1回の 不純物注入工程で形成する薄膜トランジスタの製造方 法。



【特許請求の範囲】

【請求項1】絶縁基板上に半導体層を形成する工程と、この半導体層上に底面が広がったゲート電極を形成する工程と、このゲート電極をマスクとして前記半導体層に不純物を導入しソース・ドレイン領域形成する工程と、前記ゲート電極の側面をエッチングする工程とを具備することを特徴とする薄膜トランジスタの製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、薄膜トランジタの製造 方法に関する。

[0002]

【従来の技術】プラズマ、発光ダイオード、液晶等の表示デバイスは、表示部の薄型化が可能であり、事務機器やコンピュータ等の表示装置あるいは特殊な表示装置への用途として要求が高まっている。

【0003】これらの中で、非晶質であるアモルファス・シリコン(a-Si)または結晶を持ったシリコン(ポリシリコン:poly-Si)を用いた薄膜トランジスタ(TFT)をスイッチング素子としてマトリックス上に配した液晶表示装置(TFT-LCD)は、表示品位が高く、低消費電力であるため、その開発が盛んに行われている。

【0004】特にpoly-Siを用いたTFTは、a-SiTFTよりも移動度が10から100倍程度高く、その利点を利用して画素スイッチング素子して用いるだけでなく、周辺駆動回路にpoly-SiTFTを用いて、画素TFTと駆動回路TFTを同一基板上に同時に形成する駆動回路一体型TFT-LCDの研究開発が盛んに行われている。

【0005】poly-SiTFTは、a-SiTFTに比べ移動度は高いが、他方リーク電流(TFTがOFFのとき流れてしまうリーク電流)がa-SiTFTに比べ高いという難点がある。駆動回路を構成する場合には、特に問題にならないが画素スイッチングに用いた場合は、画質劣化の原因となる。

【0006】そのため、画素に用いるpoly-SiTFTには、さまざまに構造上に工夫をこうしたものがある。その一例として、オフセット構造を持ったTFTを製造する場合、ソースドレイン領域、オフセット領域を形成するために、フォトリソグラフィー工程が2回必要である。従って露光のために少くとも2つのマスクが必要であり、それに共うPEP工程等の露光工程も夫々必要となり、工程が煩雑化するという問題があった。

[0 0 0 7 1

【発明が解決しようとする課題】従来の薄膜トランジタの製造方法は、リーク電流の低減化に有利なオフセット 構造を有するものの、少くとも2つのマスクを必要とする2回の露光工程が必要で工程が煩雑化する問題があった 【0008】本発明は上記問題点に鑑みてなされたもので、1回の露光工程でオフセット構造を形成でき、製造工程数を簡略化した薄膜トランジスタの製造方法の提供を目的とする。

[0009]

【課題を解決するための手段】上記目的を達成するために、本発明は絶縁基板上に半導体層を形成する工程と、この半導体層上に底面が広がったゲート電極を形成する工程と、このゲート電極をマスクとして前記半導体層に不純物を導入しソース・ドレイン領域を形成する工程と、前記ゲート電極の側面をエッチングする工程とを具備することを特徴とする薄膜トランジスタの製造方法を提供するものである。ここで、半導体はIV族半導体やII-VI族等の化合物半導体であっても良いが、液晶表示装置に使用した際の画質向上面からシリコンが好ましい。【0010】

【作用】透明絶縁性基板上に、薄膜トランジスタを製造する際、ゲート電極のエッチング工程、不純物注入工程、再エッチング工程を、同一のマスクで行うことにより、サブミクロンあるいはミクロンオーダのオフセット領域の製造工程を簡略化することができる。それによりコストの低下、歩留まりの向上が可能となる。

[0011]

【実施例】以下、本発明の詳細を図示の実施例により説明する。

(実施例1) 実施例1を図1に従い説明する。図1には nチャネルコプラナ型TFTの製造工程を示している。 【0012】最初にガラス基板・石英基板等からなる 光性絶縁基板101上にCVD法によりバッファ層となるSiOx膜102を100nm程度被着する。さらに CVD法によりa-Si:H膜を50nm被着し、450度で1時間炉アニールを行った後、例えばXeC1エキシマレーザアニールによりa-Si:H膜を溶融再結晶化させpoly-Si膜103を形成する。その後、フォトリソグラフィ等によりpoly-Si膜103をパターニング、エッチングし、島状に加工する(図1(a))。

【0013】次に、CVD法によりゲート絶縁膜としてSiOx膜104を100nm被着した後、ゲート電極として例えば燐ドープα-Si膜105を400nm被着する(図1(b))。

【0014】フォトリソグラフィによりレジスト、感光性ポリイミド106等をパターニングした後に、ゲート電極107aを例えばCDE法等により $\theta_1 = 25$ °の角度がつくようにエッチングを行う(図1(c))。

【0015】次にレジスト、ボリィミド等の剥離を行わず、イオン注入、イオンドーピング法により燐を注入する。イオン注入法の場合、例えば加速電圧は100 ke V、ドーズ量は 5×10^{15} c m^{-2} とする。 燐イオンは上部にゲート電極が存在しないソース・ドレイン領域 10

8には燐イオンがヘビードープされる。この領域に電気的に隣接してゲートテーパ端部を通過して燐イオンが注入される領域、つまりライトリィドープされた領域 109、さらに隣接して膜厚が 215 n m以上あるテーパ部直下の活性層領域、すなわちイントリンシック S i のままである領域 110 が得られる(図 1 (d))。

【0016】次にレジスト・ポリイミド等の剥離を行わず、CDE法によるエッチング時に用いたままの状態でさらに、RIE法の異方性エッチング時のマスクとして使用する。RIE法により $\theta_2=8$ 7度のテーパ角でゲート電極を再エッチングすると約600nmのオフセゲート電域110と、約460nmのLDD領域109が形成できる。このときの活性層及びゲート電極の状態について記載する。ゲート電極の再エッチングによりゲート電域107b長は短くなり、それにともないチャネル領域はやや短くなる。チャネルに隣接して前記ライトリィドープ(LDD)領域109、イントリンシックSi領域(オフセット領域)110がソース・ドレイン領域の一部として加わる(図1(e))。

【0017】この後レジスト等の剥離を行った後、APCVD法により層間絶縁膜111を400nm程度被着する(図1(f))。次に、例えばXeC1エキシマレーザアニールによりソース・ドレイン領域、ゲート電極107 ちの活性化を行う。この時のレーザエネルギーは約200 mJ/c m 2 とすれば、十分に活性化ができる。レーザ活性化法を用いた場合不純物の拡散長は、たかだか60nm程度であるので約540nm(0.5μ m)のオフセット領域1109とオフセット領域1109とオフセット領域1105に溶融させるために、良好な1106に移合を形成できることも、リーク電流低域に寄与している(図1(g))。

【0018】 さらに、フォトリソグラフィによりコンタクトホールHを開孔し(図1(h))、ソース・ドレイン電極として例えばA 1 膜をスパッタリング法により成膜する。フォトリソグラフィ等によりソース・ドレイン電極1 1 2 にパターニングして、n チャネルコプラナ型TFTが完成する(図1(i))。

【0019】ここでゲート電極107a、107bのテーパー加工について説明を加える。ゲート電極をテーパエッチングする際、図2に示したようにゲート電極107aのテーパ角を θ_1 度とする。次に、レジスト等の剥離を行わずそのままゲート電極107aをマスクとし、新記ゲート電極107aのエッチング時に用いたレジスト等をマスクとし、ゲート電極107aのエッチ部が垂直あるいは垂直に近い角度(θ_2)になるように再エッチングを行ってゲート電極107bを形成する。この時、 $\theta_2 > \theta_1$ なる条件でエッチングすることは、言うまでもない。ゲート電極10

7a、ゲート絶縁膜104を通過して不純物が注入され

る領域の長さ(L_I)と、チャネル領域に隣接したイン

トリンシックポリシリコンのいわゆるオフセット領域の長さ(L_0)の制御は、ゲート電極107a、107bの膜厚、イオン加速電圧、ゲート電極テーパ部の角度(θ_1 、 θ_2)等によって制御する。この時の活性層103中の平均不純物密度を図3に示す。このように、1度の不純物注入工程で、ゲート電極端107bからの距離により、高不純物濃度領域108($>L_1$)、低不純物濃度領域109(L_1 $>L_0$)、オフセット領域110(L_0 >0)の3領域を形成することができる。

【0020】また、ゲート電極を上記条件($\theta_2>\theta$ 」)で2回でエッチングした後、ゲート電極をマスクとして、さらに不純物を低濃度で注入するとLDD構造をとることもできる。

【0021】このとき、不純物を含まないpoly-Si 領域(オフセット領域)104の長さ(L_l)と、低不純物濃度領域105の長さ(L_0)の比(L_l / L_0)が0.1以上であることが高い信頼性を得ることから好ましい。

【0022】この製造方法によれば、オフセット領域を 形成するために新たなマスクを必要としない、従ってそ の分の余分のPEP工程等がなくなり、大幅に工程を簡 略化することができる。

【0023】本発明のTFTにおいては、容易にオフセット構造を形成することができリーク電流を7×10⁻¹¹ A程度に低減でき、ゲート電極にテーパがついているにも関わらず、前記ゲート電極直下のゲート絶縁膜中に燐イオンが注入されずTFTの信頼性が向上する。

【0024】なお、本発明では、コプラナ型TFTについて説明したが、本発明の主旨を逸脱しない範囲において、さまざまに変形することができる。例えばソース・ドレイン領域、チャネル領域よりもゲート電極が上にくるTFT、例えばスタガ型TFTについても同様に実施することができる。また、nチャネルまたはpチャネルタイプのTFTに適用することができるのは言うまでもない。ゲート電極材料については、高融点金属、その経過物、窒化物などが使用でき、また、ゲート絶縁膜につ

いては、窒化シリコン、窒化酸化シリコン等が使用でき、さらには、ソース・ドレイン領域、チャネル領域については、、多結晶、非晶質の各種半導体を使用することができる。

[0025]

【発明の効果】本発明により、オフセット領域を形成するためのフォトリソグラフィ工程を削除し、製造工程を 簡略化することができる。それによりコストの低下、歩 留まりの向上が可能となる。


【図面の簡単な説明】

【図1】 本発明の実施例を工程順に示した断面図。


【図2】 本発明の実施例の要部拡大図。

【図3】 本発明の実施例を説明する図。 【符号の説明】

- 101 基板
- 102 バッファ層
- 103 多結晶シリコンチャネル
- 104 ゲート絶縁膜
- 107a、107b ゲート電極
- 108 ソース・ドレイン領域
- 109 低不純物濃度領域
- 110 オフセット領域
- 111 層間絶縁膜



ケート省技場部からの距離



フロントページの続き

(51) Int. Cl. 6

識別記号

庁内整理番号 9056 - 4M

FΙ H O 1 L 29/78

技術表示箇所

3 1 1 G

【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第7部門第2区分 【発行日】平成13年11月9日(2001.11.9)

【公開番号】特開平7-235680

【公開日】平成7年9月5日(1995.9.5)

【年通号数】公開特許公報7-2357

【出願番号】特願平6-25800

【国際特許分類第7版】

H01L 29/786

21/336

21/265

[FI]

H01L 29/78 311 P

21/265

G

29/78 311 G

【手続補正書】

【提出日】平成13年2月23日(2001.2.2 3)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】全文

【補正方法】変更

【補正内容】

【書類名】 明細書

【発明の名称】 薄膜トランジスタの製造方法

【特許請求の範囲】

【請求項1】 絶縁基板上に半導体層を<u>島状に</u>形成する 工程と、この半導体層上に<u>絶縁膜を形成する工程と、前</u> 記絶縁膜上に導電膜を形成する工程と、前記導電膜上に 所定パターンのレジストマスクを形成する工程と、前記 導電膜をその上面が前記レジストマスクに従い、底面が 広がった<u>テーパ状にパターニングする工程と、この導電</u> 膜をマスクとして前記半導体層に不純物を導入する工程 と、前記レジストマスクを用いて前記導電膜の側面をエ ッチングしてゲート電極を形成する工程とを具備するこ とを特徴とする薄膜トランジスタの製造方法。

【請求項2】 絶縁基板上に半導体層を島状に形成する工程と、この半導体層上に絶縁膜を形成する工程と、前記絶縁膜上に導電膜を形成する工程と、前記導電膜をその底面端部が広がったテーバ状にバターニングする工程と、この導電膜のバターンをマスクとして前記半導体層に所定濃度の不純物を導入する工程と、前記半導体層に、前記ゲート電極を形成する工程と、前記半導体層に、前記ゲート電極をマスクとして前記所定濃度よりも低い濃度の不純物を導入する工程と、を具備することを特徴とする薄膜トランジスタの製造方法。

【請求項3】 <u>前記導電膜をパターニングする工程と、</u> 前記ゲート電極を形成する工程では同一のマスクを用い <u>ることを特徴とする請求項2記載の薄膜トランジスタの</u> 製造方法。

【請求項4】 前記半導体層を島状に形成する工程の前に、前記絶縁基板上にバッファ層を形成する工程を具備することを特徴とする請求項1乃至2のいずれかに記載の薄膜トランジスタの製造方法。

【請求項 5 】 <u>前記薄膜トランジスタの製造方法において、前記ゲート電極をレーザ活性化する工程をさらに具備することを特徴とする請求項1乃至2のいずれかに記載の薄膜トランジスタの製造方法。</u>

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、薄膜トランジタの製造 方法に関する。

[0002]

【従来の技術】プラズマ、発光ダイオード、液晶等の表示デバイスは、表示部の薄型化が可能であり、事務機器やコンピュータ等の表示装置あるいは特殊な表示装置への用途として要求が高まっている。

【0003】これらの中で、非晶質であるアモルファス・シリコン(a-Si)または結晶を持ったシリコン(ボリシリコン:poly-Si)を用いた薄膜トランジスタ(TFT)をスイッチング素子としてマトリックス上に配した液晶表示装置(TFT-LCD)は、表示品位が高く、低消費電力であるため、その開発が盛んに行われている。

【0004】特にpoly-Siを用いたTFTは、a-SiTFTよりも移動度が10から190倍程度高く、その利点を利用して画素スイッチング素子して用いるだけでなく、周辺駆動回路にpoly-SiTFTを用いて、画素TFTと駆動回路TFTを同一基板上に同時に形成する駆動回路一体型TFT-LCDの研究開発

が盛んに行われている。

【0005】poly-SiTFTは、a-SiTFTに比べ移動度は高いが、他方リーク電流(TFTがOFFのとき流れてしまうリーク電流)がa-SiTFTに比べ高いという難点がある。駆動回路を構成する場合には、特に問題にならないが画素スイッチングに用いた場合は、画質劣化の原因となる。

【0006】そのため、画素に用いるpoly-SiTFTには、さまざまに構造上に工夫をこらしたものがある。その一例として、オフセット構造を持ったTFTを製造する場合、ソースドレイン領域、オフセット領域を形成するために、フォトリソグラフィー工程が2回必要である。従って露光のために少くとも2つのマスクが必要であり、それに共うPEP工程等の露光工程も夫々必要となり、工程が煩雑化するという問題があった。【0007】

【発明が解決しようとする課題】従来の薄膜トランジタの製造方法は、リーク電流の低減化に有利なオフセット構造を有するものの、少くとも2つのマスクを必要とする2回の露光工程が必要で工程が煩雑化する問題があった。

【0008】本発明は上記問題点に鑑みてなされたもので、1回の露光工程でオフセット構造、あるいはLDD構造を形成でき、製造工程数を簡略化した薄膜トランジスタの製造方法の提供を目的とする。

[0009]

【課題を解決するための手段】上記目的を達成するために絶縁基板上に半導体層を島状に形成する工程と、この半導体層上に絶縁膜を形成する工程と、前記絶縁膜上に導電膜を形成する工程と、前記導電膜上に所定パターンのレジストマスクを形成する工程と、前記導電膜をその上面が前記レジストマスクに従い、底面が広がったテーパ状にパターニングする工程と、この導電膜をマスクとして前記半導体層に不純物を導入する工程と、前記レジストマスクを用いて前記導電膜の側面をエッチングしてゲート電極を形成する工程とを具備することを特徴とする薄膜トランジスタの製造方法を提供するものである。ここで、半導体は4族半導体や3-4族等の加工物半導体であっても良いが、液晶表示装置に使用した際の画質向上面からシリコンが好ましい。

[0010]

【作用】透明絶縁性基板上に、薄膜トランジスタを製造する際、ゲート電極のエッチング工程、不純物注入工程、再エッチング工程を、同一のマスクで行うことにより、サブミクロンあるいはミクロンオーダのオフセット領域の製造工程を簡略化することができる。それによりコストの低下、歩留まりの向上が可能となる。

[0011]

【実施例】以下、本発明の詳細を図示の実施例により説明する。(実施例1)実施例1を図1に従い説明する。

図1にはnチャネルコプラナ型TFTの製造工程を示している。

【0012】最初にガラス基板・石英基板等からなる透光性絶縁基板101上にCVD法によりバッファ層となるSiOx膜102を100nm程度被着する。さらにCVD法によりa-Si:H膜を50nm被着し、450度で1時間炉アニールを行った後、例えばXeC1エキシマレーザアニールによりa-Si:H膜を溶融再結晶化させpoly-Si膜103を形成する。その後、フォトリソグラフィ等によりpoly-Si膜103をパターニング、エッチングし、島状に加工する(図1(a))。

【0013】次に、CVD法によりゲート絶縁膜としてSiOx膜104を100nm被着した後、ゲート電極として例えば燐ドープa-Si膜105を400nm被着する(図1(b))。

【0014】フォトリソグラフィによりレジスト、感光性ポリイミド106等をバターニングした後に、ゲート電極107aを例えばCDE法等により θ_1 =25°の角度がつくようにエッチングを行う(図1(c))。

【0015】次にレジスト、ボリイミド等の剥離を行わず、イオン注入、イオンドーピング法により媾を注入する。イオン注入法の場合、例えば加速電圧は100ke V、ドーズ量は 5×10^{15} cm $^{-2}$ とする。燐イオンは上部にゲート電極が存在しないソース・ドレイン領域108には燐イオンがヘビードープされる。この領域に電気的に隣接してゲートテーバ端部を通過して燐イオンが注入される領域、つまりライトリィドープされた領域109、さらに隣接して膜厚が215nm以上あるテーバ部直下の活性層領域、すなわちイントリンシックSiのままである領域110が得られる(図1(d))。

【0016】次にレジスト・ポリイミド等の剥離を行わず、CDE法によるエッチング時に用いたままの状態でさらに、RIE法の異方性エッチング時のマスクとで使用する。RIE法により θ_2 =87度のテーパ角ででで使用する。RIE法により θ_2 =87度のテーパ角でででがすると約600nmのオファルト領域110と、約460nmのLDD領域109が成で記載する。このときの活性層及びゲート電極の状態でした。からは短くなり、それにともないチャルの電域107b長は短くなり、それにともないチャルリンははやや短くなる。チャネルに隣接して前記ライト領域にプ(LDD)領域109、イントリンシックSi領域(オフセット領域)110がソース・ドレイン領域の一部として加わる(図1(e))。

【0017】この後レジスト等の剥離を行った後、APCVD法により層間絶縁膜1115400nm程度被着する(図1(f))。次に、例えばXeC1エキシマレーザアニールによりソース・ドレイン領域、ゲート電極107bの活性化を行う。この時のレーザエネルギーは約 $200mJ/cm^2$ とすれば、十分に活性化ができ

る。レーザ活性化法を用いた場合不純物の拡散長は、たかだか60nm程度であるので約540nm(0.5μ m)のオフセット領域110が形成される。さらに、LDD領域109とオフセット領域110を同時に溶融させるために、良好なn/i接合を形成できることも、リーク電流低減に寄与している(図1(g))。

【0018】 さらに、フォトリソグラフィによりコンタクトホールHを開孔し(図1(h))、ソース・ドレイン電極として例えばA I 膜をスパッタリング法により成膜する。フォトリソグラフィ等によりソース・ドレイン電極112にパターニングして、n チャネルコプラナ型 TFT が完成する(図1(i))。

【0019】ここでゲート電極107a、107bのテーパー加工について説明を加える。ゲート電極をテーパエッチングする際、図2に示したようにゲート電極107aのテーパ角を θ 1度とする。次に、レジスト等の剥離を行わずそのままゲート電極107aをマスクとして不純物を注入する。さらに、前記ゲート電極107aエッチング時に用いたレジスト等をマスクとし、ゲート電極107aのエッヂ部が垂直あるいは垂直に近い角度

 (θ_2) になるように再エッチングを行ってゲート電極 107 bを形成する。この時、 $\theta_2 > \theta_1$ なる条件でエッチングすることは、言うまでもない。ゲート絶縁膜 104 を通過して不純物が注入れる領域の長さ (L) と、チャネル領域に隣接したイントリンシックポリシリコンのいわゆるオフセット領域の度は (L_0) の制御は、ゲート電極107 a、107 bの膜厚、イオン加速電圧、ゲート電極テーパ部の角度(θ_1 、 θ_2)等によって制御する。この時の活性層 103 中の平均不純物密度を図 3 に示す。このように、1 度の不純物注入工程で、ゲート電極端 107 bからの距離により、高不純物濃度領域 108 (>L)、低不純物濃度領域 109 (L)、低不純物濃度領域 109 (L)、カラのの 100 の 100

【0020】また、ゲート電極を上記条件(θ_2 > θ_1)で2回でエッチングした後、ゲート電極をマスクとして、さらに不純物を低濃度で注入するとLDD構造をとることもできる。

【0021】このとき、不純物を含まないpoly-Sigmus i 領域(オフセット領域) 104の長さ (L) と、低不純物濃度領域 105 の長さ (L_0) の比 (L/ L_0) が 0.1以上であることが高い信頼性を得ることから好ましい。

【0022】この製造方法によれば、オフセット領域を 形成するために新たなマスクを必要としない。従ってそ の分の余分のPEP工程等がなくなり、大幅に工程を簡 略化することができる。

【0023】本発明のTFTにおいては、容易にオフセット構造を形成することができリーク電流を7×10

-11A程度に低減でき、ゲート電極にテーバがついているにも関わらず、前記ゲート電極直下のゲート絶縁膜中に燐イオンが注入されずTFTの信頼性が向上する。

(実施例2)本実施例が、実施例1と異なる点は、半導体がSi以外の半導体である化合物半導体のGaAsであり、ゲート電極がWNxのショットキー電極になったことにある。この場合、実施例1の様なゲート絶縁であった。Si基板上にGaAs層を形成したテーパ形成したテーパ形成したテーパ形成したテーパ形成したがった台形)のゲート電極から不純物をイオントをでは、またがではないのでは、大いでは、この後、エッチングはないのでは、大いでは、この後、エッチングした下部のGaAs層がオフセット領域となるよりである。As層がオフセット領域となる。As層がオフセット領域となる。As層がオフセット領域を持った構造で実施例1と同様に形成することができる。

【0024】なお、本発明では、コプラナ型TFTについて説明したが、本発明の主旨を逸脱しない範囲において、さまざまに変形することができる。例えばソース・ドレイン領域、チャネル領域よりもゲート電極が上にたるTFT、例えばスタガ型TFTについても同様によ施することができる。また、nチャネルまたはpチャに変することができる。また、nチャネルは富うまでもない。ゲート電極材料については、高融点金属、その経過物、窒化物などが使用でき、また、ゲート絶縁膜については、窒化シリコン、窒化酸化シリコン等が使用でき、さらには、ソース・ドレイン領域、チャネル領域については、、多結晶、非晶質の各種半導体を使用することができる。

[0025]

【発明の効果】本発明により、オフセット領域を形成するためのフォトリソグラフィ工程を削除し、製造工程を 簡略化することができる。それによりコストの低下、歩 留まりの向上が可能となる。

【図面の簡単な説明】

- 【図1】 本発明の実施例を工程順に示した断面図。
- 【図2】 本発明の実施例の要部拡大図。
- 【図3】 本発明の実施例を説明する図。

【符号の説明】

- 101 基板
- 102 バッファ層
- 103 多結晶シリコンチャネル
- 104 ゲート絶縁膜
- 107a、107b ゲート電極
- 108 ソース・ドレイン領域
- 109 低不純物濃度領域
- 110 オフセット領域
- 111 層間絶縁膜